Dalam pelajaran ini anda akan diperkenalkan kepada Logik Digital. Terdapat banyak sebab untuk mempelajari logik digital. Berikut adalah beberapa sebab kenapa kita perlu mempelajari logik digital. Antaranya adalah:
Logik digital adalah asas bagi komputer digital. Jika anda mahu untuk memahami benda yg ada komputer anda perlu tahu logik digital.
Logik digital mempunyai hubungan kepada jenis lain logik termasuk:
1) Logik rasmi - seperti yang diajar oleh jabatan falsafah banyak
2) Logik kabur - alat yang digunakan untuk reka bentuk sistem kawalan dan banyak sistem lain.
Jadi, dalam pembelajaran logik digital anda belajar sesuatu yang membantu anda di tempat lain.
Bagi kebanyakan pelajar, pembelajaran logik digital adalah menyeronokkan. Betul x ..? Ianya memang menyeronokkan.
Fungsi-fungsi Boolean boleh dilaksanakan secara praktikal dengan menggunakan get elektronik. Perkara-perkara berikut adalah penting untuk memahami.
Pintu elektronik memerlukan bekalan kuasa.
INPUT Gate didorong oleh voltan yang mempunyai dua nilai nominal, contohnya 0V dan 5V mewakili logik 0 dan logik 1 masing-masing.
OUTPUT get menyediakan dua nilai nominal voltan sahaja, contohnya 0V dan 5V mewakili logik 0 dan logik 1 masing-masing. Secara umum, terdapat hanya satu output kepada get logik kecuali dalam beberapa kes-kes khas. Sentiasa ada masa lengah antara input yang digunakan dan output balas.
Get Logik Asas
Get logik adalah bahagian asas komputer perduaan. Pada asasnya get logik apa yang lakukan adalah pemetaan satu, dua atau lebih isyarat digital ke output digital. Terdapat pada dasarnya 8 jenis get logik, mereka DAN, ATAU, TIDAK, NAND, NOR, XOR, dan NXOR.
DAN get logik adalah get yang mempunyai dua atau lebih input dan yang output adalah sama dengan DAN produk input.
DAN get logik memberikan benar (1) output, jika dan hanya jika, semua input adalah benar (1).
ATAU get logik adalah sebuah pintu yang mempunyai dua atau lebih input dan yang output adalah sama dengan ATAU kombinasi input
ATAU get logik memberikan benar (1) output, jika dan hanya jika, sekurang-kurangnya satu input adalah benar (1).
TIDAK get logik adalah input tunggal output tunggal get logik, yang mana keluaran adalah input yang berlawanan.
Get logik TAK memberikan palsu (0) output, jika dan hanya jika, semua input adalah benar (1).
Pada asasnya, ia boleh dianggap seolah-olah satu get logik adalah gabungan sebuah DAN dan get logik TIDAK.
Pada asasnya, ia boleh dianggap seolah-olah satu get logik adalah gabungan sebuah DAN dan get logik TIDAK.
NOR get logik memberikan palsu (0) output, jika dan hanya jika, sekurang-kurangnya satu input adalah benar (1). Pada asasnya, ia boleh dianggap seolah-olah pintu NOR logik adalah gabungan ATAU dan pintu TIDAK logik.
Nur Azimah Binti Daud (B031210187)
" Truth Table "
" Truth Table " yang digunakan untuk membantu menunjukkan fungsi get logik. Jika anda tidak pasti tentang "Truth Table " dan perlu bimbingan bagaimana pergi tentang lukisan mereka untuk pintu individu atau litar logik kemudian gunakan pautan seksyen" Truth Table".
Memahami " Truth Table "
" Truth Table " membantu memahami tingkah laku get logik.
" Truth Table " membantu memahami tingkah laku get logik.
Mereka menunjukkan bagaimana input(s) get logik berkaitan output(s).
Input pintu (s) ditunjukkan dalam lajur kiri (s) meja dengan semua kemungkinan kombinasi input yang berbeza. Ini biasanya dilakukan dengan membuat input mengira sehingga dalam perduaan.
Output get (s) ditunjukkan dalam tangan sebelah kanan lajur.
Lukisan Jadual Kebenaran untuk Gates Gabungan
"Truth Table" juga boleh membantu memahami tingkah laku kombinasi get logik yang dihubungkan bersama-sama.
Mereka telah disediakan dengan cara yang sama seperti sebelum ini tetapi kali ini menambah lebih banyak ruang di antara input dan lajur output.
Setiap lajur baru menunjukkan output peringkat dalam litar logik.
Contoh berikut menunjukkan langkah-langkah untuk merangka satu jadual kebenaran bagi konfigurasi pintu gabungan.
- Pertama, anda perlu tahu berapa banyak input yang terdapat dan dalam kedua-dua kes ini, A dan B. Ini boleh mengisi dalam dua lajur pertama mengira dalam perduaan seperti yang ditunjukkan.
2. Set pertama pintu bahawa input A dan B pergi ke perlu dikenal pasti.Terdapat dua ATAU pintu kedua-duanya melakukan Fungsi + B, get TAK
melakukan pintu BUKAN fungsi dan dua DAN melakukan fungsi AB. Fungsi-fungsi ini boleh mengisi dalam set seterusnya lajur kepada jadual kebenaran.
Jumlah produk dan Produk persamaan
}E = ((A & B) + (A & C) + (B & C))
& (A &
B &
C )’
}E = (A & B & C’ ) + (A & C & B’ ) + (B & C
& A’ ) (SOP)
Persamaan pertama mempunyai tiga peringkat logik.
Persamaan kedua adalah dalam bentuk sum-of-produk: ia mempunyai dua tahap logik dan inversions hanya pada pembolehubah individu. Penjelasan: Kita juga boleh menulis E sebagai produk jumlah: E = ((A 'B' C)
Unit Aritmetik Logik (ALU)
ALU - melakukan operasi aritmetik (penambahan, penolakan dan operasi logik: DAN, ATAU) membina ALU daripada empat blok bangunan perkakasan (AND dan OR pintu, penyongsang, dan multiplexors) dan menggambarkan bagaimana kerja-kerja logik bergabungan. Perkataan MIPS adalah 32 bit lebar, jadi memerlukan 32-bit seluruh ALU (menyambung 32 1-bit ALUs)
ZARIFAH BINTI HASHIM
B031210147
1BITM S1G2
Algebra Boolean
Algebra Boolean adalah kombinasi pembolehubah dan pengendali.Biasanya, ia mempunyai satu atau lebih input dan menghasilkan output dalam julat 0 atau 1. Pelengkap pembolehubah yang ditunjukkan oleh bar di atas huruf.
Persamaan Boolean asas
Apabila mereka bentuk litar ia adalah berguna untuk dapat memudahkan persamaan logik. Dengan memudahkan persamaan litar kita boleh mengurangkan bilangan pintu yang akan diperlukan untuk melaksanakan litar apabila ia dibina. Ini mempunyai manfaat kos dan prestasi.
Persamaan berikut digunakan untuk mengurangkan persamaan logik:
:: Ingatlah bahawa penyelesaian optimum tidak sentiasa penyelesaian dengan pintu yang paling sedikit. Dari segi kos penyelesaian optimum adalah umumnya bahawa penyelesaian yang mempunyai cip logik yang paling sedikit, dengan anggapan bahawa kos cip logik tidak banyak berbeza bagi get logik yang berbeza. (Satu cip yang mengandungi empat DAN pintu kira-kira kos yang sama seperti cip dengan empat ATAU pintu.) Ini tidak selalunya kes itu.
Peraturan De Morgan
Ianya agak sukar untuk diingati. Bantulah diri anda untuk ingat dengan mengingati ayat ini :
"Jika anda memecahkan garisan anda menukar tanda".
"Jika anda memecahkan garisan anda menukar tanda".
Perwakilan simbolik Peraturan de Morgan adalah seperti berikut:
Karnaugh Map Reduction
Kaedah ini merupakan satu bantuan grafik untuk mengurangkan persamaan logik. Had utamanya adalah yang tidak berkesan untuk lebih daripada empat pembolehubah. Peta mengambil bentuk jadual yang dibentangkan seperti yang ditunjukkan di bawah. Perintah negeri yang mungkin berubah-ubah
adalah penting. Suatu kod Grey mesti digunakan. Suatu kod Grey adalah satu kod di mana paling banyak satu perubahan bit dalam nombor berturut-turut.
adalah penting. Suatu kod Grey mesti digunakan. Suatu kod Grey adalah satu kod di mana paling banyak satu perubahan bit dalam nombor berturut-turut.
Semua kombinasi yang menyebabkan '1 'sebagai hasil ditandakan dalam jadual dan dikumpulkan bersama. Lihat contoh kelas untuk maklumat lanjut mengenai kumpulan dan pengurangan.
Contoh 1 :
Using Karnaugh Maps:
Y akan sama 1 apabila mana-mana satu terma yang sama dengan 1. Oleh itu mencari nilai A, B dan C yang membuat apa-apa 1 Istilah sama.
Kumpulan terma ini menghasilkan hasil yang mudah.
Andaikan bahawa cip logik berikut wujud dan kos yang sama:
CD4081 quad dua input get DAN
CD4011 quad dua input get TAK
CD4071 quad dua input get ATAU
CD4001 quad dua input NOR pintu
CD4069 hex penyongsang
Mengurangkan persamaan di atas untuk penyelesaian kos terendah.
Penyelesaian kami atas memberikan akan memerlukan 1 get ATAU, 1 get DAN dan 1 penyongsang. Ini jumlah untuk 3 cip yang akan diperlukan.
Kita boleh menggantikan DAN pintunya dengan get diikuti oleh penyongsang. Kita boleh membuat penyongsang daripada get dengan mengikat satu input kekal tinggi. Oleh itu, kita boleh mengatakan:
Litar ini akan memerlukan satu quad NAND cip dan satu cip quad ATAU.
Nur Azimah Binti Daud (B031210187)
" Combinational Logic "
Penambah Asas
Satu setengah penambah menambah dua bit dan menghasilkan jumlah output pembawa. Penambah adalah penting di dalam komputer dan juga di lain-lain jenis sistem digital di mana data berangka diproses.
Half-Adder
Ingat peraturan asas untuk binari.
0 + 0 = 0
0 + 1 = 1
1 + 0 = 1
1 + 1 = 1
Operasi yang dilakukan oleh litar logik yang dipanggil separuh penambah.
Separuh penambah menerima dua digit perduaan atas input dan menghasilkan dua perduaan digit pada output, sedikit jumlah sedikit pembawa.
Ingat peraturan asas untuk binari.
0 + 0 = 0
0 + 1 = 1
1 + 0 = 1
1 + 1 = 1
Operasi yang dilakukan oleh litar logik yang dipanggil separuh penambah.
Separuh penambah menerima dua digit perduaan atas input dan menghasilkan dua perduaan digit pada output, sedikit jumlah sedikit pembawa.
Half-Adder Logik:
Expressions boleh diperolehi bagi jumlah dan pembawa output sebagai fungsi input.Perhatikan
bahawa Bawa output (cout) adalah 1 hanya apabila kedua-dua A dan B
adalah 1s: maka. Cout boleh diungkapkan
Cout = AB
Sekarang melihat bahawa output tambah (Σ) adalah 1 hanya jika pembolehubah input A dan B, adalah tidak sama. Jumlah itu boleh diungkapkan sebagai eksklusif ATAU input pembolehubah.
Σ =A Å B
Simbol logik bagi " half-adder "
Gambarajah logik " half-adder "
Kategori kedua penambah adalah penambah penuh. Penuh penambah menerima dua input bit dan pembawa input dan menjana output jumlah dan pembawa output. Perbezaan asas antara penambah penuh dan penambah separuh adalah bahawa penambah penuh menerima suatu pembawa input.
Simbol logik bagi " Full-Adder "
Gambarajah logik " Full-Adder "
Susunan 2 " half-adder " yang membentuk " full-adder "
Multiplexer/ Pemultipleks
Pemultipleks adalah peranti pensuisan yang mempunyai input beberapa isyarat logik yang digunakan, dan satu output.
Data memilih garisan untuk menentukan data yang mana akan dipindahkan dari mana input kepada output.
Nilai perduaan wajaran yang digunakan untuk input data terpilih membolehkan data dari baris input yang sama akan melalui output.
Letakkan kursor anda ke atas setiap baris jadual untuk melihat bagaimana nombor yang digunakan untuk data memilih garis punca data dari input yang sama b diserahkan kepada output.
Tambahan selain daripada garis data input dan data pilih baris, terdapat satu lagi input yang dipanggil strob (atau membolehkan talian).
Ini membolehkan input pemultipleks kepada:
1) berfungsi dengan normal
atau2) dilumpuhkan oleh tidak membenarkan data dari mana-mana input akan diserahkan kepada output
NorSazilah Binti Muhammad
Persamaan SOP dan POS
Pernyataan atau formula boolean boleh dihasilkan dengan menggabungkan pembolehubah (variable) dan pemalar (constants) melalui operasi logik.Fungsi ini disebut sebagai fungsi Boolean (Boolean Functions)
f(w,x,y,z) = x(y + wz) atau f = x(y + wz)
Formula Boolean yang diperolehi daripada jadual kebenaran mempunyai dua struktur atau bentuk :
SOP ( Sum-Of-Products) dan POS (Product-Of-Sums)
Formula SOP
Beberapa istilah penting mesti diketahui dalam formula SOP. Lihat persamaan di bawah sebagai contoh:
F (w, x, y, z) = w + x y z + w x y z (formula SOP biasa)
Formula POS
Persamaan POS di bawah mempunyai empat pembolehubah dan tujuh literal. Penambahan beberapa literal menghasilkan sebutan tambah (sum term). Apabila sebutan-sebutan ini didarabkan, ia menghasilkan persamaan POS. Perhatikan bahawa sebutan ketiga mempunyai kesemua pembolehubah fungsi f, oleh itu sebutan ini dikenali sebagai sebutan maksimum(maxterm):
F (w, x, y, z) = (x +y)(x + y + z)(w + x + y + z) (formula POS biasa)
Archanaa Arunasalam
B031110428
No comments:
Post a Comment